文章 ID: 000076458 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 12 日

為什麼rx_st_bardec訊號無法針對我的 Stratix V PCI Express Root Port 實作進行維護？

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    rx_st_bardec輸出訊號對 PCI Express IP® Core 的 Stratix® V 硬 IP 的根埠變異無法正常運作。當 TLP 位址與 BAR 的位址範圍相符時，對於 MRd、MWr、IOWR 和 IORD TLP 的第一個資料週期，rx_st_bardec訊號無法堅持。

    解決方法 解決方法是在使用者邏輯中對根埠實施 BAR 解碼邏輯，以確定哪一個 BAR （BAR0 或 BAR1） 是 TLP 目標。您可以從 Root Port\的組態軟體判斷 BAR 設定。或者，您也可以透過解碼 Root Port 在 Avalon-ST 上寄送的 Type 0 組態寫入來在根埠中設定 BAR 收銀機來判斷設定。

    相關產品

    本文章適用於 1 產品

    Stratix® V GX FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。