文章 ID: 000076490 內容類型: 疑難排解 最近查看日期: 2021 年 05 月 05 日

為什麼我的 Intel® FPGA P-Tile Avalon®記憶體對應 PCI Express* End Point 的 IP,顯示與 Intel® Quartus® Prime Pro 版本 19.3 的低讀取效能?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 適用於 PCI Express* 的 Avalon-MM Intel® Stratix® 10 硬 IP
  • PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    Intel® FPGA P-Tile Avalon® 記憶體對應 PCI Express* 的 IP,支援最多 64 個未完成的請求,最大讀取要求大小為 512 位元組,Intel® Quartus® Prime Pro 版本 19.3。如果往返延遲(從記憶體讀取到完成的時間)大於 1.5,則未完成的請求數量可能不足以使讀取輸送量飽和。

    解決方法

    此問題已從 Intel® Quartus® Prime Pro Edition 軟體版本 21.3 開始修復。

    相關產品

    本文章適用於 2 產品

    Intel® Agilex™ F 系列 FPGA 與 SoC FPGA
    Intel® Stratix® 10 DX FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。