文章 ID: 000076492 內容類型: 疑難排解 最近查看日期: 2020 年 07 月 08 日

為什麼 JESD204C Intel® FPGA IP在 Intel® Quartus® Prime Pro Edition 19.4 版本中所產生的基本模式，需要在 Intel® Quartus® Prime Pro Edition 20.1 版及以上版本中再生？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • JESD204B Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    Intel® Quartus® Prime Pro 版本 19.4 中的 JESD204C Intel® FPGA IP共用收發器 （PHY） 的同步器。

    只有基底模式的 JESD204C Intel® FPGA IP不包含收發器 （PHY），由於缺少此模式的檔案，導致 IP 產生失敗。

    解決方法

    此問題已在 Intel® Quartus® Prime Pro Edition 軟體版本 20.1 及以上修復。

    相關產品

    本文章適用於 3 產品

    Intel® Agilex™ 7 FPGA 與 SoC FPGA F 系列
    Intel® Stratix® 10 MX FPGA
    Intel® Stratix® 10 TX FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。