文章 ID: 000076515 內容類型: 疑難排解 最近查看日期: 2021 年 03 月 01 日

MMR 介面能否與外部記憶體介面Intel® FPGA IP中的效率監視器結合使用？

環境

    Intel® Quartus® Prime Standard Edition 軟體
    Intel® Quartus® Prime Pro Edition 軟體
    Intel® Quartus® Prime Lite Edition 軟體
    外部記憶體介面 Intel® Arria® 10 FPGA IP
    外部記憶體介面 Intel® Stratix® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

由於 Intel® Quartus® Prime 版軟體中的限制，在使用外部記憶體介面Intel FPGA IP對 Intel® Arria® 10、Intel® Cyclone® 10 GX 或 Intel® Stratix® 10 設備實現 DDR3 或 DDR4 介面時，無法將記憶體映射配置和狀態寄存器（MMR）介面與效率監視器一起啟用。

啟用這兩個選項將導致如下所示的錯誤：

錯誤：介面必須具有關聯的時鐘

解決方法

沒有針對此限制的計畫修復。

相關產品

本文章適用於 3 產品

Intel® Cyclone® 10 GX FPGA
Intel® Arria® 10 FPGA 與 SoC FPGA
Intel® Stratix® 10 FPGA 與 SoC FPGA

1

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

此頁面上的內容是原始英文內容的人工和電腦翻譯的組合。此內容僅供您方便，僅供一般參考，不應被視為完整或準確。如果本頁面的英文版本與翻譯之間存在任何矛盾，則以英文版本為準。 查看此頁面的英文版本。