文章 ID: 000076535 內容類型: 疑難排解 最近查看日期: 2020 年 06 月 19 日

為什麼適用于 PCI Express* 4.0x4 根埠設計範例的 Intel® P-Tile Avalon®記憶體對映 IP 在編譯過程中報告錯誤？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 適用於 PCI Express* 的 Avalon-MM Intel® Stratix® 10 硬 IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Pro Edition Software 版本 20.1 或更早版本的問題，適用于 PCI Express* 4.0x4 根埠設計範例的 Intel® P-Tile Avalon®記憶體對映 IP 報告編譯過程中發生錯誤。

    錯誤 （21410）：Verilog HDL 錯誤在 s10_rp_avmm_master_hwtcl.v （130）：副程式內的事件控制聲明不支援合成

    解決方法

    為了解決這個問題，必須單獨產生模擬與合成檔案，並重新編譯設計範例。

    此問題從 Intel® Quartus® Prime Pro/Standard Edition Software 版本 22.4 開始修復。

     

    相關產品

    本文章適用於 2 產品

    Intel® Stratix® 10 DX FPGA
    Intel® Agilex™ F 系列 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。