問題338064：2015.06.12 版第 1 冊，適用于Arria® V 裝置的 SEU 緩解
在 9-8 頁中，計時區段列示如下：
在至少 32 個頻率週期的 CRC 計算期間，CRC_ERROR針腳始終處於低位驅動。發生錯誤時，一旦 EMR 更新或 32 個頻率週期失效，針腳就會被高高驅動，以最後來者為准。因此，您可以在CRC_ERROR針腳的上升邊緣開始擷取 EMR 的內容。針腳保持高位，直到讀取目前框架，然後再次低開低，至少 32 個頻率週期。
但這不正確。它應說明如下：
在 CRC 計算期間，CRC_ERROR針腳總是低壓。發生錯誤時，EDCRC 硬區塊需要 32 個頻率週期來更新 EMR，一旦 EMR 更新，針腳就會被高高驅動。因此，您可以在CRC_ERROR針腳的上升邊緣開始擷取 EMR 的內容。針腳保持高位，直到讀取目前的框架，然後再次低驅動 32 個頻率週期。
圖 9-5 表示 CRC 計算（至少 32 個頻率週期），但它應該會說明 CRC 計算（32 個頻率週期）。
問題162661： 2013.6.11 版 Arria V 裝置的配置、設計安全性與遠端系統升級
第 8 至 6 頁指出：「除了Arria V GZ 裝置外，所有 Arria V 裝置支援的配置電壓為 2.5、3.0 和 3.3 V。Arria V GZ 裝置的支援配置電壓為 2.5 和 3.3 V。」
這是不正確的，Arria V GZ 裝置支援 2.5 和 3.0 V。
問題156379：2013.05.06 版 Arria V 裝置中的頻率網路與 PLL
使用自動頻率切換時，有兩個需要的彈射，第一個是不正確的。它表示：
「兩個頻率輸入都必須執行。」
自動頻率切換的目的是，如果一個頻率停止執行，則在頻率之間切換。實際需求是在設定FPGA時同時需要執行兩個頻率。彈射應該說：
「在設定FPGA時，兩個頻率輸入都必須執行。」
問題137947：Arria V 裝置的 I/O 功能，2013.6.21 版
表 5-11 表示在 MuliVolt I/O 支援 VCCIO=2.5V 時不支援 3.3V 輸入訊號。表格不正確，2.5V VCCIO 可支援 3.3V 輸入訊號。
問題140058： Arria V 裝置技術資料，版本 3.3
缺少 -3 速等級裝置的 fout 表 25. fout 適用于 -3 速度等級裝置，與 -4 速度等級裝置相同。
問題 87336： Arria V 裝置的 I/O 功能，2012.12.04 版
在表格 5.24 中，Rt OCT 可選取的 I/O 標準搭配校準顯示 SSTL-15 級 I、第二級與 SSTL-15 （Ohms） 的 Rt OCT 為 20/25/30/40/50/60/120 是不正確的。表格將更新以反映如下：
在以下 I/O 標準上進行校準的 Rt OCT 應予以更正：
SSTL-15 等級 I – 50 Ohms
SSTL-15 級 II – 50 Ohms
SSTL-15 – 20，30，40，60，120 Ohms
已解決的問題：
問題 41645： Arria V 裝置的裝置介面與整合基本知識，版本 1.2
本章節已整合至裝置手冊中，更新內容包括移除 1.8V 作為主動序列組態的有效電源供應器。
問題 44730： Arria V 裝置中的 I/O 功能，版本 1.2
支援 1.5V LVCMOS 輸出的 10 月。
問題 32735： Arria V 裝置的 I/O 功能，版本 1.0
在輸入訊號為 3.0V 或 3.3V 時，建議使用晶片上的夾板二極體的表格 5-4 更新附表 2。
問題391244： Arria V 裝置的 I/O 功能，版本 1.0
表格 5-3 更新，顯示 3.3V LVCMOS 唯一支援的目前強度為 2mA。
問題391245： Arria V 裝置的 I/O 功能，版本 1.0
表格 5-3 更新，顯示 3.3V LVTTL 4mA 和 8mA 的目前支援優勢。