文章 ID: 000076563 內容類型: 疑難排解 最近查看日期: 2016 年 02 月 03 日

為什麼在模擬 PCI Express Avalon®-MM DMA 核心的硬 IP 時，會看到掉落的讀取或寫入要求？

環境

    Intel® Quartus® II 訂閱版
    模擬
    DMA
BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

由於 IP 目錄或平臺設計者所產生的測試台有問題，如果您的測試問題緊密間隔（背靠背）記憶體從端點 （到 Rootport） 讀取或寫入，您將會看到掉落的交易。這適用于使用 DMA 變異對應的Avalon®記憶體。

解決方法

若要解決這個問題，請增加上游請求之間的時間。

Intel 建議使用協力廠商商業根端匯流排功能模型 （BFM） 進行 PCIe 硬 IP 的生產驗證。

這個問題預定在未來的 Prime 軟體版本Intel® Quartus®修復。

相關產品

本文章適用於 16 產品

Cyclone® V GT FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Intel® Arria® 10 GT FPGA
Arria® V GT FPGA
Intel® Arria® 10 GX FPGA
Intel® Arria® 10 SX SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® V SX SoC FPGA

1

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

此頁面上的內容是原始英文內容的人工和電腦翻譯的組合。此內容僅供您方便，僅供一般參考，不應被視為完整或準確。如果本頁面的英文版本與翻譯之間存在任何矛盾，則以英文版本為準。 查看此頁面的英文版本。