文章 ID: 000076574 內容類型: 錯誤訊息 最近查看日期: 2019 年 02 月 06 日

內部錯誤：子系統：CONSTRA，檔：/quartus/db/constra/constra_runtime_rbc_checker.cpp，行：185

環境

    Intel® Quartus® Prime Pro Edition 軟體
    適用於並列介面 Intel® Stratix® 10 FPGA IP 的 PHY Lite
BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

由於 Prime Pro Edition 軟體Intel® Quartus®問題，在 PHY Lite 針對平行介面設定輸出頻率負相移時，您會收到上述錯誤訊息，Intel® Stratix® 10 FPGA IP。

解決方法

若要解決此問題，僅針對 PHY Lite 適用于平行介面的任何輸出頻率設定正相移Intel® Stratix® 10 FPGA IP。

此問題排定在 Intel® Quartus® Prime Pro Edition Software 日後發佈時修復。

相關產品

本文章適用於 1 產品

Intel® Stratix® 10 FPGA 與 SoC FPGA

1

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。