重大問題
描述
此問題影響到 DDR2 和 DDR3、QDR II 和 RLDRAM II 產品。
Arria V 中的硬記憶體介面網狀架構支援頻率
速率最高可達 267 MHz。IP 提供的範例設計是
pll_afi_clk計時，速度為 533 MHz。範例設計
應該改用 pll_half_afi_clk 計時。
解決方法
此問題的解決方法是修改範例設計
改為使用 pll_half_afi_clk pll_afi_clk
as the clock 。
此問題將在未來的版本中解決。