文章 ID: 000076604 內容類型: 疑難排解 最近查看日期: 2011 年 11 月 18 日

VHDL 產生的檔案組可能會遇到 UniPHY 外部記憶體介面的合成問題

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    合成檔案的 VHDL 產生的包裝錯誤 可能導致各種合成問題。

    解決方法

    此問題的解決方法是開啟所產生的包裝 檔在文字編輯器中，並以表格 std_logic_vector(0 downto 0) std_logic 中的所有埠替換。

    相關產品

    本文章適用於 1 產品

    Intel® 可程式裝置

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。