文章 ID: 000076614 內容類型: 錯誤訊息 最近查看日期: 2019 年 01 月 08 日

錯誤（13149）：共用 PLL 參考頻率的 EMIF/PHYLite 系統，對於以下io_aux原子，沒有相同的重設輸入

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 適用於並列介面 Intel® Stratix® 10 FPGA IP 的 PHY Lite
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    當您實作Intel® Arria® 10 外部記憶體介面 IP 和 Intel Arria 10 PHYLite IP 共用 PLL 參考頻率並重設在同一 I/O 欄中時，您可能會看到這個更合適的錯誤。

     

    解決方法

    若要解決這個問題，請將 10 PHYLite IP 重設端口Intel® Arria®系結為「1」。 

    相關產品

    本文章適用於 1 產品

    Intel® Arria® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。