文章 ID: 000076616 內容類型: 產品資訊與文件 最近查看日期: 2019 年 10 月 17 日

Intel® UniPHY IP 控制器的mem_clk延遲步驟如何因 ECO 流程而變更？

環境

    Intel® Quartus® Prime Standard Edition 軟體
    具有 UnIPHY 的記憶體介面
BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

為了偵錯偵錯目的，使用工程變更順序 （ECO） 流程變更 Intel® UniPHY IP 控制器的外部記憶體訊號的 I/O 延遲步驟（例如mem_clk延遲步驟）有時會很有用。

解決方法

例如，以下為變更 D5 延遲的步驟。


1. Open Pin Planner，選取要延遲的mem_clk針腳，然後用滑鼠右鍵按一下，然後選擇「尋找節點>在資源財產檢視器中找到。

2. 在 Resource Property Viewer 中，選取所有mem_clk針腳。

3. 選取內容視窗上的墊片、找到 D5 延遲鏈，然後選取新值。

4. 選取 D5 值後，請前往 Resource Property Viewer，然後選取「檢查並儲存所有網路清單變更」。

5. 執行組裝程式以再生新的程式設計 .sof 檔案。

相關產品

本文章適用於 6 產品

Arria® II FPGA
Arria® V FPGA 與 SoC FPGA
Cyclone® V FPGA 與 SoC FPGA
Stratix® III FPGA
Stratix® IV FPGA
Stratix® V FPGA

1

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

此頁面上的內容是原始英文內容的人工和電腦翻譯的組合。此內容僅供您方便，僅供一般參考，不應被視為完整或準確。如果本頁面的英文版本與翻譯之間存在任何矛盾，則以英文版本為準。 查看此頁面的英文版本。