為什麼適用于乙太網路的 Intel® Stratix® 10 E-Tile 硬 IP - 10Gbps 和 25Gbps 的變異的設計範例有不正確的參考頻率針腳作業？

在 Intel® Quartus® Prime Pro Edition Software 版本 19.2 或更早版本中，在乙太網路Intel® Stratix® 10 E-Tile Hard IP （ 10Gbps 和 25Gbps） 基本變異建立設計範例時，預設參考頻率頻率在 Intellectual Property GUI 中建立為 322 MHz。然而，當產生設計範例時，參考頻率頻率 （i_clk_ref） 會對應至頻率為 156 MHz 的 Intel® Stratix® 10 TX 訊號 Integrity Devkit 的PIN_AN13。因此，設計範例無法正常運作。

若要在 Intel® Quartus® Prime Pro Edition Software 版本 19.2 或更早版本中解決這個問題，請將參考頻率 （i_clk_ref） 的 QSF 分配變更為在預設頻率 322 MHz 的 Intel® Stratix® 10 TX 訊號 Integrity Devkit 上PIN_AN15，或將參考頻率頻率變更為 IP GUI 中的 156 MHz。

此問題已在 Intel® Quartus® Prime Pro Edition 軟體版本 19.3 中解決。