描述
當正確參數化的 Arria® 10 DDR4 介面在 -1 速度等級Arria 10 FPGA裝置中設定為 1200MHz 記憶體頻率時，某些配置可能會顯示在 TimeQuest 報告 DDR 中出現小型的讀取時間違規。
解決方法
以下是改善 Read Capture 計時利潤的一些技術。這些組態適用于任何 DDR4 IP 組態，不僅僅適用于 1200MHz 作業。
1） 讀取 DBI：選取 DDR4 IP Memory Tab Read DBI 參數選項。請確保您也從 DDR4 記憶體裝置資料表速度箱表格中選取正確的「讀取 DBI」內 存 CAS 延遲設定 參數，以供您的組態與操作頻率使用。
2） DQS Group 偏斜：降低 DDR4 IP主機板標籤下DQS 群組內最大系統偏斜的價值。預設值設定為 20ps，但是透過謹慎的 PCB 配置，可以實現較低的斜斜。
3） 使用速度更快的 DDR4 記憶體裝置。
4） 定期 OCT 重新校準：在支援定期 OCT 重新校準的組態中操作 DDR4 記憶體 IP。請參閱 QSYS 參數編輯器中的參數化訊息視窗，會有一條訊息來表示是否啟用定期 OCT 重新校準。
並非所有 DDR4 配置都支援此功能。請注意，如果啟用定期 OC 重新校準，則在發生重新校準時，使用者應用程式將無法在短時間記憶體取 DDR4 記憶體。
如需進一步資訊，請參閱 EMIF 手冊第 3 冊 第 2 章中的定期 OCT 重新校準區段，其中說明如何計算此延遲。
在 DDR4 記憶體預設設定中，預設組態會導致定期 OCT 重新校準停用。若要啟用：
- 取消選擇 FPGA I/O 標籤參數 使用預設 I/O 設定。
- 針對 位址/命令 和 記憶體頻率，請將 I/O 標準 變更為 SSTL-12 等級 I，並將 輸出模式 設定為目前的強度。
執行主機板層級模擬，以優化訊號完整性、磁片強度和介面終止。