文章 ID: 000076655 內容類型: 錯誤訊息 最近查看日期: 2013 年 03 月 19 日

警告:SERDES 接收器 atom「rx[0]」的 DPA 頻率是由 PLL「xxxxxxx」驅動,具有未指明的dpa_multiply_by和dpa_divide_by參數

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

在「外部 PLL」模式中使用 ALTLVDS Megafunction 時,您可能會收到下列警告:

 

警告:SERDES 接收器 atom「rx[0]」的 DPA 頻率是由 PLL「xxxxxxx」驅動,具有未指明的dpa_multiply_by和dpa_divide_by參數

 

在「外部 PLL」模式中使用 ALTLVDS Megafunction 時, ALTPLL 超級功能必須有一種方法來指定 DPA 應用程式所需的dpa_multiply_by和dpa_divide_by參數。這些參數的設定必須與饋送 ALTLVDS 頻率埠的頻率對應的clk_multiply_by/divide_by參數相同(即頻率等於資料速率的高速頻率)。如果 ALTPLL 超級功能在輸出頻率設定頁面上沒有一個核取方塊選項,表示「使用 DPA 頻率的頻率設定」,則您必須 手動編輯所產生的 ALTPLL 實例並設定dpa_multiply_by/dpa_divide_by參數。

 

以下範例假設您的乘數和分隔設定分別為 10 和 1。

 

--範例手動編輯至 ALTPLL 元件宣告一般地圖 (VHDL)

                dpa_multiply_by:整數;

                dpa_divide_by:整數;

 

--範例手動編輯至 ALTPLL 通用版 (VHDL)

                dpa_multiply_by=> 10,    --根據您的 PLL 設定設定這些

                dpa_divide_by=> 1-- 根據您的 PLL 設定設定這些

 

--範例手動編輯至 ALTPLL defparam (Verilog)

  altpll_component.dpa_multiply_by = 10,

altpll_component.dpa_divide_by = 1,

 

 

相關產品

本文章適用於 2 產品

Arria® II GX FPGA
Stratix® III FPGA

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。