文章 ID: 000076685 內容類型: 疑難排解 最近查看日期: 2012 年 08 月 21 日

為什麼我的 PCI Express 核心在模擬期間tx_out HiZ？

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

模擬 PCI Express® 核心時，您可能會發現 PCI Express 核心看起來已正確重設，並開始連結初始化，但未完成連結初始化，而tx_out[n] 埠似乎持續處於 HiZ 狀態。

這可能是測試台配置的結果，特別是test_in匯流排的配置，以加速序列模擬。

解決方法

若要解決這個問題，請設定test_in[0] = 1 來設定您的測試台，以加速連結初始化。

若要進行模擬，建議您設定test_in[39：0] = 0x0AD或0x0A9。

這些位的意思如下所列：

[7] = 停用電源管理

[5] = 停用核心進入合規模式

[3] = FPGA模式

[2] = 停用亂竄

[0] = 加速序列模擬

 

 

相關文章

相關產品

本文章適用於 4 產品

Stratix® V GX FPGA
Stratix® IV GX FPGA
Stratix® IV GT FPGA
Stratix® V GT FPGA

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。