描述
若要達到Intel Stratix 10 裝置技術資料所述的 Intel® Stratix® 10 IOPLL 抖動效能，根據每個目前強度，將 IO 銀行內同時切換輸出 （SSO） 針腳的數目限制在下表中指定的數位。
|
SSO 針腳電流強度 （mA） |
SSO 針腳的最大數量 |
每個 SSO 針腳的抖動遞增 （ps/針腳） |
|
16 |
17 |
8 |
|
12 |
21 |
7 |
|
10 |
27 |
6 |
|
8 |
36 |
4 |
如果您的應用程式需要更多未測到的針腳同時切換，則 PLL 輸出抖動規格將會受到表格中指定數量的影響。外部記憶體介面規格不會受到影響，因為在 Intel Stratix 10 部裝置支援的最大資料速率中，會考慮額外抖動的效果。
本準則適用于下列裝置：
- Intel Stratix 10 GX ES3 與生產裝置
- Intel Stratix 10 個 SX ES1、ES2 和生產裝置
解決方法
檔已更新。