文章 ID: 000076721 內容類型: 疑難排解 最近查看日期: 2013 年 02 月 07 日

在基於 ALTMEMPHY 的 DDR2 和 DDR3 SDRAM 記憶體介面設計中,是否存在任何可能導致硬體功能故障(記憶體資料損壞)的已知問題?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

是的。有兩個問題會影響基於 ALTMEMPHY 的 DDR2 和 DDR3 SDRAM 記憶體介面設計。這些問題會影響 Stratix® III、Stratix IV、HardCopy III 和 HardCopy® IV 裝置。使用 Quartus® II 軟體版本 9.1 SP1 及更早版本生成的所有基於 ALTMEMPHY 的記憶體介面設計都會受到影響。

1. OCT 時序: OCT 時序問題會影響所有使用動態 OCT 功能的 DDR2 SDRAM 介面設計和離散式 DDR3 SDRAM 介面設計(無讀/寫調平)。所有高性能控制器 I 和 II(HPC I 和 HPC II)設計都會受到影響,HPC I 半速率 DDR2 設計除外。

在受影響的設計中,動態OCT信號時序對於讀寫匯流排周轉來說是不正確的。這可能導致寫入記憶體的資料損壞。這些設計必須執行 Quartus II 軟體修補程式中提供的修正程式,以確保可生產性。

2. IO 計時拓撲: 在實現具有讀/寫調平功能的 DDR3 介面的設計中,用於在 IO 元件內的重新同步寄存器之間傳輸資料的 I/O 時鐘拓撲不是最佳的。但是,未觀察到或報告任何硬體故障。Quartus II 軟體修補程式優化了 I/O 時鐘拓撲並改善了時序裕量。建議將軟體修復作為分級 DDR3 設計的預防措施。

解決方法

此問題已在 Quartus® II 軟體版本 9.1 SP2 中修復。補丁 0.74 和 1.09 分別可用於修復 Quartus II 軟體版本 9.1 和 9.1 SP1 中的這些問題。

ALTMEMPHY序列器RTL已更新以解決這些問題。要解決此問題,請下載並安裝 Quartus II 軟體服務包或修補程式,重新生成所有受影響的基於 ALTMEMPHY 的記憶體介面實例,然後重新編譯您的設計。

相關產品

本文章適用於 4 產品

Stratix® III FPGA
Stratix® IV GX FPGA
Stratix® IV E FPGA
Stratix® IV GT FPGA

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。