文章 ID: 000076748 內容類型: 錯誤訊息 最近查看日期: 2018 年 09 月 28 日

警告 (15064):PLL 輸出埠 clk[0] 透過非專用路由來提供輸出針腳「c0~輸出」

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

當您已在 Intel MAX 10 個裝置中將單端專用頻率輸出分配到差分針腳對的 n-pin 時,您可能會在 Intel® Quartus® Prime 軟體中看到此警告。

 

 

解決方法

如需單一端的專用頻率輸出,請將針腳指派PLL#_CLKOUTp。

如需差異專用頻率輸出,請將針腳指派PLL#_CLKOUTp 與 PLL#_CLKOUTn。

相關產品

本文章適用於 1 產品

Intel® MAX® 10 FPGA

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。