文章 ID: 000076756 內容類型: 產品資訊與文件 最近查看日期: 2019 年 02 月 22 日

如何控制 Intel® Arria® 10 外部記憶體介面 （EMIF） IP 的緩衝區大小，以減少FPGA裝置中的 RAM 模組使用量？

環境

  • 外部記憶體介面 Intel® Arria® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    在 Intel® Quartus® Prime 軟體中，平臺設計者互連的緩衝區大小取決於兩個因素：

    1. Avalon從從次要 IP （例如：Intel Arria® 10 EMIF IP） 進行的最大待讀交易

    2. Avalon MM 介面的突沖計數寬度

    然而，EMIF IP 的最大待讀交易無法變更，且設定為 64 的固定值，以最大化 EMIF 效率。

    解決方法

    若要解決此問題，請降低 Avalon MM 從屬介面的突增計數寬度，以減少 10 EMIF IP Intel® Arria®緩衝區大小。

    相關產品

    本文章適用於 1 產品

    Intel® Arria® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。