Intel® Stratix® 10 SoC FPGAs可支援下列 HPS DDR4 配置:
- 72 位:64 位資料 8 位 ECC
- 64 位:64 位資料
- 40 位:32 位資料 8 位 ECC
- 32 位:32 位資料
- 24 位:16 位資料 8 位 ECC
- 16 位:16 位資料
黃金硬體參考設計 (GHRD) 專案具有 HPS DDR4 介面配置,寬度為 72 位。修改 HPS DDR4 寬度和 ECC 組態的步驟如下:
1) 開啟 qsys_top.qsys 檔案。
2) 選取emif_hps元件並開啟參數編輯器。
3) 視需要變更 記憶體 標籤> DQ 寬度 。
4) 如果不需要 ECC,請取消選擇 控制器 標籤參數> 啟用 ECC 的錯誤偵測與修正邏輯 ,並 啟用外部記憶體的自動錯誤修正。
5) 產生 qsys 元件。
6) 開啟最高層級的 RTL 檔案 ghrd_s10_top.v
7) 在 ghrd_s10_top.v 的頂端,變更emif_hps_mem_mem_dbi_n、emif_hps_mem_mem_dq、emif_hps_mem_mem_dqs和emif_hps_mem_mem_dqs_n所需的 DDR4 配置的外線匯流排寬度宣告。
8) 在Intel® Quartus® Prime 分配編輯器或專案 .qsf 檔案中,作出下列變更:
a) 如需 DDR4 介面寬度,請停用未使用的 emif_hps_mem_mem_dbi_n、 emif_hps_mem_mem_dqs、emif_hps_mem_mem_dqs_n 和emif_hps_mem_mem_dq 訊號的所有位置分配。
b) 針對與 ECC 較窄的寬度介面,為了符合 Intel Stratix® 10 SoC 設計準則與 Intel Stratix 10 EMIF IP 使用者指南 HPS DQS 群組配置中的針腳規則,用於 ECC 位的 DQS 群組需要移動,使其放置在 I/O 銀行 2M 的通道 3。
對於 DDR4 介面寬度為 16 位 ECC,請複製針腳位置emif_hps_mem_mem_dbi_n[8]、emif_hps_mem_mem_dqs[8]、emif_hps_mem_mem_dqs_n[8]、emif_hps_mem_mem_dq[71:64]、emif_hps_mem_mem_dbi_n[2]、emif_hps_mem_mem_dqs[2]、emif_hps_mem_mem_dqs_n[2]、 emif_hps_mem_mem_dq[23:16]
對於 DDR4 介面寬度為 32 位 ECC,請將針腳位置複製emif_hps_mem_mem_dbi_n[8]、emif_hps_mem_mem_dqs[8]、emif_hps_mem_mem_dqs_n[8]、emif_hps_mem_mem_dq[71:64]、emif_hps_mem_mem_dbi_n[4]、emif_hps_mem_mem_dqs[4]、emif_hps_mem_mem_dqs_n[4]、 emif_hps_mem_mem_dq[39:32]
其他資訊: