文章 ID: 000076788 內容類型: 疑難排解 最近查看日期: 2012 年 07 月 27 日

內部錯誤:子系統:TIS_RC,檔:/quartus/tsm/tis/tis_physical_timing_api.cpp,行:1334

環境

  • Intel® Quartus® II 訂閱版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    在編譯針對Arria V 或 Cyclone V 裝置,編譯可能會因錯誤而失效

    Internal Error: Sub-system: TIS_RC, File: /quartus/tsm/tis/tis_physical_timing_api.cpp, Line: 1334

    如果您的設計有高 M10K 區塊,可能會發生此錯誤 使用。

    解決方法

    如果您的設計包含 LogicLock 區域,請允許安裝程式 將記憶體元素放置在其指派的 LogicLock 區域之外 執行下列步驟:

    1. 在 LogicLock 區域視窗中,以滑鼠右鍵按一下 LogicLock 區域,然後按一下 內容
    成員 清單 性能 對話 框 盒裝,選取設計元件。
    • 按一下 編輯編輯節點 對話方塊 開啟方塊。
    • 排除的元素類型下,按一下 編輯「排除元件類型 」對話方塊會開啟。
    • 排除的元素類型下,開啟 記憶體
    • 如果您的設計不包含 LogicLock 區域,或是允許 將記憶體元素置於所指派的 LogicLock 之外的合適程式 區域無法解決錯誤,在 quartus.ini 檔案中新增下列行 針對您的專案:

      fitter_rams_disallow_packed_mode = on

    相關產品

    本文章適用於 2 產品

    Arria® V FPGA 與 SoC FPGA
    Cyclone® V FPGA 與 SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。