文章 ID: 000076849 內容類型: 疑難排解 最近查看日期: 2019 年 10 月 31 日

Intel® Stratix® 10 DDR4 Ping Pong PHY 範例設計是否存在任何已知問題?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 外部記憶體介面 Intel® Stratix® 10 FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    在 DDR4 Ping Pong PHY 配置中使用 Intel® Stratix® 10 EMIF IP 時,如果啟用了效率監控器,自動生成的示例設計會出現問題。

    Ping Pong PHY 校準成功,流量產生器測試在 Ping PHY 上通過,但在 Pong PHY 上因讀取資料錯誤而失敗。此行為在類比和硬體操作中都可見。

    解決方法

    DDR4 IP 參數診斷>啟用效率監控 器設置為禁用。

    此問題已在 Intel® Quartus® Prime Pro Edition 軟體版本 19.4 中修復。

    相關產品

    本文章適用於 1 產品

    Intel® Stratix® 10 FPGA 與 SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。