文章 ID: 000076858 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 11 日

在 II 和 Stratix Cyclone II 裝置的 I/O 計時分析中,我應該使用什麼負載電容?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

版本 4.1 之前發佈的 Quartus II 軟體版本使用預先定義的非零負載電容來進行計時分析(例如 LVTTL 輸出的 10 pF 負載)。這些預先定義的電容值不包括可能的主機板結構和接收器負載,因此時序分析不如 Quartus II 軟體指定的實際載入正確度。

在 Quartus II 軟體版本 4.1 中,Stratix II 和Cyclone II 裝置使用每一 I/O 標準預設負載為 0 pF 的新計時模型,但 PCI 和 PCI-X (兩者皆為 10 pF)除外。輸出針腳載入只會影響頻率到輸出 (tCO) 計時,而非 I/O 效能。模擬主機板延遲時間,包括主機板結構與接收器負載。如果您不希望模擬時間,Quartus II 軟體版本 4.1 會以不同的 I/O 標準,為不同的電容性負載提供延遲載入。輸出載入可在 Quartus II 軟體中使用「輸出針腳載入」邏輯選項來指定。

相關產品

本文章適用於 1 產品

Stratix® II FPGA

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。