文章 ID: 000076874 內容類型: 疑難排解 最近查看日期: 2019 年 10 月 02 日

為什麼Intel® Stratix® 10 Avalon-MM 介面 PCIe* HIP 無法反映 IP 目錄中的 MSI-X 參數？

環境

    Intel® Quartus® Prime Pro Edition 軟體
    適用於 PCI Express* 的 Avalon-MM Intel® Stratix® 10 硬 IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

重大問題

描述

由於 Intel® Quartus® Prime Pro Edition 軟體版本 19.2 或更早版本的問題，GUI 中顯示的 MSI-X 參數不符合所產生 RTL 中的參數。

- 表格偏移
- 待定位陣列 （PBA） 偏移

 

解決方法

若要解決這個問題，請修改「altera_pcie_s10_hip_avmm_bridge.v」中的以下參數。

參數 [28：0] pf0_pci_msix_pba_offset = 29'h2000，
參數 [28：0] pf0_pci_msix_table_offset = 29'h3000

此問題已在 Intel® Quartus® Prime Pro 軟體版本 19.3 及以上修復。

相關產品

本文章適用於 4 產品

Intel® Stratix® 10 SX SoC FPGA
Intel® Stratix® 10 GX FPGA
Intel® Stratix® 10 MX FPGA
Intel® Stratix® 10 TX FPGA

1

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。