描述
當FPGA裝置提升至室溫以上時，您可能會看到 Bitec 圖元頻率復原 IP 中的Altera® PLL IP 在動態重新配置後失去鎖定。在此事件中，會堅持「Bitec 圖元頻率復原 IP」的reset_out訊號，監視器不會觀察到任何視訊。當FPGA裝置冷卻後，監視器上的視訊會恢復，Altera PLL IP 重新鎖定，並且無法信用 Bitec 圖元頻率復原 IP reset_out訊號。 問題的根本原因是 Bitec 圖元頻率復原 IP 所設定的不正確的 PLL VCO 張貼分隔器設定。錯誤設定會導致 VCO 頻率超過裝置技術資料中指定的法定範圍。
解決方法
可針對Intel® Quartus® Prime 標準版軟體版本 17.1 以及以下適當連結的 Intel® Quartus® Prime Standard Edition 軟體版本 17.1 Update 1 修復此問題：
針對 v17.1：
下載 Windows （.exe） 的修補程式 0.16std
適用于 v17.1.1
下載 Windows （.exe） 的修補程式 1.19std
這個問題已經從 Prime Standard Edition 軟體版本 19.1 Intel® Quartus®開始修復。