文章 ID: 000076878 內容類型: 疑難排解 最近查看日期: 2017 年 10 月 09 日

使用 Interlaken 設計範例時，為什麼模擬會失敗？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • Interlaken（第 2 代）Intel® FPGA IP
  • Interlaken
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Interlaken IP Core （第 2 代） 的問題，rx_digitalreset與reset_stat使用模型或 ncsim 模擬環境時持續切換。因此，模擬系統無法進入鎖定狀態或成功完成。

    解決方法

    此問題在使用 VCS 模擬環境時並不存在。

    此問題已修復，從 Intel® Quartus® Prime 軟體的 v17.1 版本開始。

    相關產品

    本文章適用於 1 產品

    Intel® Stratix® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。