文章 ID: 000076910 內容類型: 疑難排解 最近查看日期: 2019 年 04 月 15 日

為什麼高頻寬記憶體 （HBM2） 介面 IP 範例設計在 Intel® Stratix® 10 MX FPGA顯示最低脈衝寬度違規？

環境

    Intel® Quartus® Prime Pro Edition 軟體
    高頻寬記憶體（HBM2）介面 Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

由於 Intel® Quartus® Prime Pro Edition Software 版本 19.1 和更早版本的問題，如果您針對以 10 MX FPGA Intel® Stratix®為目標，建立高頻寬記憶體 （HBM2） 介面 IP 的範例設計，可能會看到脈衝寬度違規。

解決方法

若要解決這個問題，請從以下適當連結 下載 並 安裝 Intel® Quartus® Prime Pro Edition 軟體版本 19.1 修補程式 0.04 。 安裝 修補程式後， 請按照 Readme 檔案中顯示的步驟進行。

此問題已從 Intel® Quartus® Prime Pro Edition 軟體版本 19.2 開始修復。

相關產品

本文章適用於 2 產品

Intel® Stratix® 10 FPGA 與 SoC FPGA
Intel® Stratix® 10 MX FPGA

1

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

此頁面上的內容是原始英文內容的人工和電腦翻譯的組合。此內容僅供您方便，僅供一般參考，不應被視為完整或準確。如果本頁面的英文版本與翻譯之間存在任何矛盾，則以英文版本為準。 查看此頁面的英文版本。