文章 ID: 000076962 內容類型: 錯誤訊息 最近查看日期: 2020 年 11 月 25 日

錯誤(20959 年):模組實例「emif_fm_hps_0|emif_fm_hps_0|arch|arch_inst|pll_inst||pll_inst」這個原始tennm_iopll埠,在埠 LOCK 上有著意料之外的連線。

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 記憶體介面與控制器
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    由於 Intel® Quartus® Prime Pro Edition Software 版本 20.2 和更早版本的問題,當您執行包含 Intel Agilex EMIF IP 和 Intel Agilex® 3 HPS EMIF IP 的設計時,可能會看到下列錯誤訊息。

    錯誤(20959 年):模組實例「emif_fm_hps_0|emif_fm_hps_0|arch|arch_inst|pll_inst||pll_inst」這個原始tennm_iopll埠,在埠 LOCK 上有著意料之外的連線。

    資訊(20960):模組:emif_fm_hps_0|emif_fm_hps_0|arch|arch_inst|pll_inst|pll_lock_issp|altsource_probe_body_inst|wider_probe_gen.wider_probe_inst|i118~1 埠:DATAC

    解決方法

    若要在 Intel® Quartus® Prime Pro Edition Software 版本 20.2 和更早版本中解決這個問題,請刪除或評論 .qsf 檔案中的下列作業:

    set_global_assignment───名稱 VERILOG_MACRO ALTERA_EMIF_ENABLE_ISSP=1

    此問題已在 Intel Quartus Prime Pro Edition 軟體版本 20.3 中修復。

    相關產品

    本文章適用於 1 產品

    Intel® Agilex™ FPGA 與 SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。