文章 ID: 000077006 內容類型: 疑難排解 最近查看日期: 2013 年 06 月 13 日

為什麼在使用 Stratix V、Arria V 或 Cyclone V 收發器裝置時,使用 NIOS II 作為收發器重新配置控制器的Avalon記憶體對映主機時,會看到收發器 PMA 功能問題?

環境

  • Intel® Quartus® II 訂閱版
  • Intel® Nios® II 處理器
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Quartus® II 軟體版本 13.0 和更早版本中有錯誤,在使用 Stratix® V、Arria® V 或 Cyclone® V 收發器裝置時,使用 NIOS II 作為重新配置控制器的Avalon記憶體對映主機時,您可能會看到收發器 PMA 功能問題。

    在透過重新配置控制器存取下列收發器 PMA 功能時,使用 NIOS II 主機或其他Avalon主Avalon記憶體對應介面,收發器 PMA 可能會遇到故障。

    Stratix V GX/GT/GS,Arria V GZ Arria V GX/GT/ST/SXCyclone V GX/GT/ST
    預先和張貼 CDR 反向序列回送預先和張貼 CDR 反向序列回送預先和張貼 CDR 反向序列回送
    -Rx 均衡Rx 均衡

    PMA 故障是由重新配置控制器內部的損壞引起的,如果 reconfig_mgmt_address 匯流排在 發出reconfig_busy 訊號時切換。若要重新程式設計FPGA,就能復原故障。

    解決方法

    若要解決此問題,您可以插入邏輯,避免在發出reconfig_busy訊號reconfig_mgmt_address匯流排切換重新配置控制器。

    或者您可以用資料夾替換位於重新配置控制器 Megawi檔™夾中的「alt_xreconf_uif.sv」檔案 此檔案 並重新相容您的設計。

    這個問題將在未來的 Quartus II 軟體版本中解決。

    相關產品

    本文章適用於 11 產品

    Arria® V GT FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Cyclone® V GX FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。