文章 ID: 000077018 內容類型: 疑難排解 最近查看日期: 2019 年 03 月 04 日

即使資料輸出正確，為什麼在 DCFIFO 上看到 ECC 錯誤？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • FIFO Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    使用 Intel® Quartus® Prime 軟體版本 18.1 和更早版本與 Intel® Arria® 10 個裝置時，您可能會看到 DCFIFO 上的錯誤修正代碼 （ECC） 錯誤，顯示在資料輸出正確時處於領先模式。

    這是因為在資料穩定之前，ECC 計算錯誤。

    解決方法

    若要解決此問題，請確保僅在資料輸出有效或 FIFO 未空的時候，才會取樣 ECC 錯誤。

    此問題已從 Intel® Quartus® Prime Pro/Standard Edition Software 版本 19.1 開始修復。

    相關產品

    本文章適用於 1 產品

    Intel® Arria® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。