為什麼適用于 PCI Express* IP 範例的 Intel® Arria® 10 和 Intel® Cyclone® 10 Avalon®-ST 或 Avalon® -MM 介面的設計報告對 SDC 限制警告置之不理？

在編譯Intel® Arria® 10 或Intel® Cyclone® 10 Avalon®-ST 或 Avalon®-MM 介面，用於使用 Intel® Quartus® Prime 軟體版本 19.4 或更早版本所產生之 PCI Express* IP 範例設計時，會看到下列未檢視的 SDC 限制警告。

警告（332174）：altera_xcvr_native_a10_false_paths.sdc （63）： *twentynm_xcvr_native_inst|*inst_twentynm_pcs|*twentynm_hssi_*_pld_pcs_interface*|pld_10g_krfec_tx_pld_rst_n無法與針腳相符

警告（332174）：altera_xcvr_native_a10_false_paths.sdc （53）： *twentynm_xcvr_native_inst|*inst_twentynm_pcs|*twentynm_hssi_*_pld_pcs_interface*|pld_pmaif_tx_pld_rst_n無法與針腳搭配

警告（332049）：altera_pci_express.sdc （34）： 對已 set_max_skew取之get_registers[get_registers*|altpcie_a10_hip_pipen1b：altpcie_a10_hip_pipen1b|dbg_rx_data_reg[*] *|altpcie_a10_hip_pipen1b：altpcie_a10_hip_pipen1b|dbg_rx_datak_reg[*]] 的論調包含零元素

警告（332049）：altera_pci_express.sdc （35）： 對已 set_max_skew取之get_registers [get_registers*|altpcie_a10_hip_pipen1b：altpcie_a10_hip_pipen1b|dbg_rx_data_reg_1[*] *|altpcie_a10_hip_pipen1b：altpcie_a10_hip_pipen1b|dbg_rx_datak_reg_1[*]] 進行論證，包含零元素

警告（332049）：altera_pci_express.sdc （37） 對set_max_delay置之不理：參數是空集

警告（332174）：altera_pci_express.sdc （38）： *|altpcie_a10_hip_pipen1b：altpcie_a10_hip_pipen1b|altpcie_sc_bitsync_node：rx_polinv_dbg.dbg_rx_valid_altpcie_sc_bitsync_1|altpcie_sc_bitsync：altpcie_sc_bitsync|altpcie_sc_bitsync_meta_dff[0] 無法與時鐘或管理員、註冊器、埠、針腳、單元或分割區相符

警告（332049）：altera_pci_express.sdc （38） 對set_false_path置解：參數不是物件識別碼

警告（332174）：altera_pci_express.sdc （39）： *|altpcie_a10_hip_pipen1b：altpcie_a10_hip_pipen1b|altpcie_sc_bitsync_node：rx_polinv_dbg.dbg_rx_valid_altpcie_sc_bitsync|altpcie_sc_bitsync：altpcie_sc_bitsync|altpcie_sc_bitsync_meta_dff[0] 無法與時鐘或管理員、註冊器、埠、針腳、單元或分割區相符

警告（332049）：在 altera_pci_express.sdc （39） 對set_false_path置解：參數不是物件識別碼

這些 SDC 限制警告可能會被忽略。

使用者可以安全地忽略這些 SDC 限制警告