文章 ID: 000077020 內容類型: 疑難排解 最近查看日期: 2021 年 03 月 10 日

主機系統為何在使用 Intel® Stratix® 10 L-Tile 和 H-Tile 裝置中的 PCI Express* Intel® Stratix® 10 硬 IP 的 PCIe* 第 3 代 x16 連結上，未出現 LCRC 錯誤或完成逾時錯誤而收到損壞的資料？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 適用於 PCI Express* 的 Avalon-MM Intel® Stratix® 10 硬 IP
  • 適用於 PCI Express* 的 Avalon-ST Intel® Stratix® 10 硬 IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    適用于 PCIe* 第 3 代 x16 變異的 Intel® Stratix® 10 硬 IP 的 Tx FIFO 幾乎完整臨界值參數微不足道。您可能會看到損壞的資料，而不會出現 LCRC 錯誤或完成逾時錯誤，不會導致連結復原。

    PCIe* 第 3 代 x8 和第 3 代 x4 等其他 IP 變異不會受到影響。

    有相關的 KDB。

    為什麼系統會在 Intel® Stratix® 10 L 和 H-Tile 裝置中使用 PCI Express Intel® Stratix® 10 硬 IP 的連結上報告 PCIe* 完成逾時錯誤？

     

     

    解決方法

    此問題從 Intel® Quartus® Prime Pro Edition Software 版本 20.4 開始修復。

    若要解決此問題，您應再生適用于 PCIe* Gen 3 x16 變異的Intel® Stratix® 10 硬 IP，並將設計與 Intel® Quartus® Prime Pro Edition 軟體版本 20.4或更新版本重新相容，以納入修復程式。

    相關產品

    本文章適用於 5 產品

    Intel® Stratix® 10 GX FPGA
    Intel® Stratix® 10 MX FPGA
    Intel® Stratix® 10 TX FPGA
    Intel® Stratix® 10 SX SoC FPGA
    Intel® Stratix® 10 NX FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。