重大問題
由於矽問題,當在 Gen3 模式下作為端點運行時,Intel® Arria® 10 PCIe* Hard IP 會從每個接收到的 TS 而不是從 EQ TS 中捕獲初始「發射器預設」和「接收器預設提示」值,這會導致「上行埠 8.0 GT/s 發射器預設」和「上行埠 8.0 GT/s 接收器預設提示」的存儲值不正確。
此矽問題沒有可用的解決方法。此問題不會影響連結訓練,因此可以安全地引入。
由於此問題,當 Intel® Arria® 10 PCIe* Hard IP 在 Gen3 模式下作為端點運行時,請勿參考「通道均衡控制寄存器」來檢查初始擷取的預設和預設提示。