文章 ID: 000077028 內容類型: 疑難排解 最近查看日期: 2020 年 11 月 05 日

為何在使用 JESD204B Intel® FPGA IP時,在 Intel Agilex 7 裝置的資料速率大於 16 Gbps 之前,SYSREF 從低到高切換之前,csr_sysref_singledet®位會意外清除?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • JESD204B Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Pro Edition Software 版本 20.3 和更新版本中的問題,當在 Sub 1 和 16 Gbps 使用 JESD204B Intel® FPGA IP時,

    JESD204B Intel® FPGA IP 首次採樣並清除CSRcsr_sysref_singledet至 0後,當使用者隨後將此 CSR 位設定為 1 值以取樣另一個SYSREF邊緣時,甚至在SYSREF從低到高切換之前,它就立即清除。這是由內部訊號所引起,該訊號會將csr_sysref_singledet卡在 1,資料速率大於 16 Gbps。

    解決方法

    此問題僅可透過套用txlink_rst_nrxlink_rst_n來復原。

    可透過 Intel® 高級支援 (IPS) 請求提供修補程式。

    此問題從 Intel® Quartus® Prime Pro Edition Software 版本 20.4 開始修復。

    相關產品

    本文章適用於 1 產品

    Intel® Agilex™ 7 FPGA 與 SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。