描述
由於 PCI Express* 的 Altera® Stratix® V 硬 IP 問題，無論 GUI 的 PCIe 功能連結標籤中的「插槽頻率設定」設定為「插槽頻率配置」（PCIe* 設定空間）中，硬體插槽頻率配置位 （連結狀態註冊[12]） 將始終設為 1。此問題會在模擬和硬體中發生。
解決方法
若要解決這個問題，請按照後續方式編輯 \synthesis\submodules 目錄中的 altpcie_hip_256_pipen1b.v 檔案。
1） 在 0088 線附近新增 -->參數slotclk_cfg = 「dynamic_slotclkcfg」，
2） 在 2699 線附近新增 --> .slotclk_cfg（slotclk_cfg），
此問題已修復，從 Intel® Quartus® Prime 標準版軟體版本 v17.0 開始。