文章 ID: 000077171 內容類型: 疑難排解 最近查看日期: 2006 年 02 月 13 日

具有可程式化頻寬的相鎖迴圈 (PLL) 有哪些好處,例如Stratix裝置中的頻寬?

環境

  • PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述 擁有具有可程式化頻寬的 PLL 的優勢在於,設計者可將頻寬設定為適當的值,以平衡抖動過濾和鎖定時間的需求。

    高頻寬可讓 PLL 追蹤抖動,而低頻寬則會過濾掉 高頻抖動。高頻寬 PLL 也能提供快速的鎖定時間,但可以讓更多的抖動流經。另一方面,低頻寬 PLL 會過濾更多抖動,但會增加鎖定時間。

    .

    相關產品

    本文章適用於 1 產品

    Stratix® FPGAs

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。