文章 ID: 000077209 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 11 日

為什麼我的ALTDQ_DQS2設計有相互衝突的警告訊息?

環境

  • Intel® Quartus® II 訂閱版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    當您在 Quartus II 軟體版本 11.1SP2 和更新版本中使用 Stratix® V 中的 ALTDQ_DQS2 兆功能進行設計時,您可能會遇到下列衝突警告:

    警告 (129000):輸入原子上的埠 PHASECTRLIN「|vm_altdq_dqs2_stratixv:altdq_dqs2_inst|dqs_delay_chain」(stratixv_dqs_delay_chain原始)未合法連線及/或設定
    資訊(129003):輸入埠 PHASECTRLIN[0] 是由不斷的訊號驅動,但編譯器期望將這個輸入埠連接到真正的訊號
    資訊(129003):輸入埠 PHASECTRLIN[1] 是由不斷的訊號驅動,但編譯器期望將這個輸入埠連接到真正的訊號
    資訊(129007):編譯器預計輸入埠 PHASECTRLIN 將會中斷連線,因為stratixv_dqs_delay_chain原子「|vm_altdq_dqs2_stratixv:altdq_dqs2_inst|dqs_delay_chain」的use_phasectrlin參數設定為「錯誤」

    您可能會收到ENAPHASETRANSFERREG、RST 和PHASEINVERTCTRL 埠 的類似警告。

    解決方法

    這些警告是有害的。解決方法是中斷警告中指定的埠。一旦埠中斷連線,警告就會消失。

     

    這個問題將在 Quartus® II 軟體的未來版本中解決。

     

    相關產品

    本文章適用於 1 產品

    Stratix® V GX FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。