文章 ID: 000077221 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 11 日

我可以在 PLL Intel® FPGA IP中進入負相移嗎？

環境

    Intel® Quartus® II 軟體
    PLL
BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

由於 Quartus® II 軟體 v12.0 和更早版本的問題，PLL Intel® FPGA IP不支援負相移入入。

解決方法

若要實現相同的相移，請在任何必要的負相移中新增一個頻率週期 （360°），因此結果為正相值。

此問題從 Quartus® II 軟體 v12.1 開始修復，其中 PLL Intel FPGA IP支援負相移入門。

相關文章

相關產品

本文章適用於 4 產品

Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA
Stratix® V E FPGA

1

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

此頁面上的內容是原始英文內容的人工和電腦翻譯的組合。此內容僅供您方便，僅供一般參考，不應被視為完整或準確。如果本頁面的英文版本與翻譯之間存在任何矛盾，則以英文版本為準。 查看此頁面的英文版本。