文章 ID: 000077311 內容類型: 產品資訊與文件 最近查看日期: 2019 年 02 月 19 日

我們如何存取 UBOOT 或 Linux 使用者空間 (EL0:非特權執行) 中的 Intel® Stratix® 10 SoC SP 時序註冊器?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    預設情況下,SP 時序並未在 UBOOT 中重設。我們將無法存取 UBOOT 或 Linux 使用者空間 (EL0:非特權) 中的 S10 SoC SP Timer 收款器
    執行)。

    解決方法

    UBOOT 變更:

    /u-boot/arch/arm/mach-socfpga/spl_s10.c (第 70 行後新增代碼)
    socfpga_per_reset(SOCFPGA_RESET(SPTIMER0),0);
    socfpga_per_reset(SOCFPGA_RESET(SPTIMER1),0);
     
    /u-boot/arch/arm/mach-socfpga/include/mach/reset_manager_s10.h(第 105 行後新增代碼)
    #define RSTMGR_SPTIMER0 RSTMGR_DEFINE(2、6)
    #define RSTMGR_SPTIMER1 RSTMGR_DEFINE(2、7)

    然後,我們可以讀/寫 SP 時序。

    SOCFPGA_STRATIX10 # mw ffd24800 ffff;mw ffd21160 01010101;mw ffd21164 01010101;mw ffd21064 01010101;mw ffd21068 01010101
    SOCFPGA_STRATIX10#

    stratix10swvp 登入:根
    最後登入:6 月 24 日星期六 05:27:20 UTC 2017 on ttyS0


    root@stratix10swvp:~# devmem2 0xffc03000 w 0xa5a5a5a5

    root@stratix10swvp:~# devmem2 0xffc03000
    位址0xFFC03000(0xffff8021c000):0xA5A5A5A5

    相關產品

    本文章適用於 1 產品

    Intel® Stratix® 10 SX SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。