文章 ID: 000077313 內容類型: 疑難排解 最近查看日期: 2019 年 08 月 15 日

為什麼 Intel® Arria® 10 或 Cyclone® 10 GX 裝置上的tx_pma_elecidle訊號 Native PHY IP 不將收發器 TX 針腳置於三態或高阻塞模式？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 收發器 Native PHY Intel® Arria® 10 Cyclone® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    在 Intel Arria 10 或 Cyclone 10 GX 裝置上維護tx_pma_elecidle訊號的 Native PHY IP 不會三態或將收發器 TX 針腳置於高阻塞模式。

    在 Intel Arria 10 或 Cyclone 10 GX 裝置上維護tx_pma_elecidle訊號的 Native PHY IP 會阻止資料傳輸，並導致輸出訊號在差異對的 P 和 N 針腳上顯示發射器 Vocm。

    當tx_pma_elecidle訊號發出時，TX 終止仍會連接到 Vcm 產生器。

    解決方法

    此資訊可能會新增到未來版本的 Intel Arria 10 收發器實體層使用指南和 Intel Cyclone 10 GX 收發器使用者指南。

    相關產品

    本文章適用於 2 產品

    Intel® Arria® 10 FPGA 與 SoC FPGA
    Intel® Cyclone® 10 GX FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。