由於 Prime Pro Edition 軟體版本 18.1 至 19.1 中的問題Intel Quartus®,在 E-Tile 本機 PHY IP 參數編輯器中按下生成 HDL 按鈕後,可能無法更新 E-Tile 收發器 MIF 檔。
由於此問題,您可能會在設計中看到以下一個或多個症狀。
- MIF流處理器狀態位(0x40141[0])可能會保持高電平,而不是脈衝高電平。
- MIF流處理器狀態位(0x40141[0])可能永遠不會脈衝高電平。
- 收發器配置不正確,導致意外的發送和/或接收行為。
要變通解決此問題,您可以按照下面的順序操作。
1) 刪除 E-tile 原生 PHY IP 實例<ip_name>目錄。
2) 打開 E-tile 原生 PHY IP 實例<ip_name>.ip 參數編輯器並生成 HDL。
3)重新編譯設計。
此問題已從 Intel® Quartus® Prime Pro/Standard Edition 軟體版本 19.2 開始修復