文章 ID: 000077316 內容類型: 疑難排解 最近查看日期: 2019 年 05 月 28 日

為什麼 Intel® Stratix® 10 E-Tile 裝置收發器在使用 E-Tile Native PHY IP Embedded Streamer 載入新的設定檔進行動態重新配置後,無法傳輸或接收資料?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • Stratix® 10 E-Tile 收發器 Native PHY
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Prime Pro Edition 軟體版本 18.1 至 19.1 中的問題Intel Quartus®,在 E-Tile 本機 PHY IP 參數編輯器中按下生成 HDL 按鈕後,可能無法更新 E-Tile 收發器 MIF 檔。

    由於此問題,您可能會在設計中看到以下一個或多個症狀。

    • MIF流處理器狀態位(0x40141[0])可能會保持高電平,而不是脈衝高電平。
    • MIF流處理器狀態位(0x40141[0])可能永遠不會脈衝高電平。
    • 收發器配置不正確,導致意外的發送和/或接收行為。

    解決方法

    要變通解決此問題,您可以按照下面的順序操作。

    1) 刪除 E-tile 原生 PHY IP 實例<ip_name>目錄。

    2) 打開 E-tile 原生 PHY IP 實例<ip_name>.ip 參數編輯器並生成 HDL。

    3)重新編譯設計。

    此問題已從 Intel® Quartus® Prime Pro/Standard Edition 軟體版本 19.2 開始修復

    相關產品

    本文章適用於 2 產品

    Intel® Stratix® 10 TX FPGA
    Intel® Stratix® 10 MX FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。