文章 ID: 000077338 內容類型: 疑難排解 最近查看日期: 2018 年 10 月 17 日

spl.c：239：8：錯誤：未宣佈的「CONFIG_SPL_SDRAM_ECC_PADDING」（此功能首次使用）

環境

  • Intel® Quartus® Prime Standard Edition 軟體
  • Intel® SoC FPGA 嵌入式開發套件標準版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於Intel® SoC FPGA嵌入式開發工具組 （SoC EDS） 中的問題，當在軟體/spl_bsp/uboot-socfpga/包括/組態/socfpga_common.h 和 SDRAM ECC 中定義 CONFIG_SPL_FPGA_LOAD macro 時，Cyclone® V 和 Arria® V 的預載入器無法編譯。

    解決方法

    為了避免此錯誤，請使用下方的#if/#endif宏停用「memset」功能。

    軟體/spl_bsp/uboot-socfpga/arch/arm/cpu/armv7/socfpga/spl.c （245）

    /* 做記憶體填充作為 SDRAM * 中的資料/

    #if （CONFIG_HPS_SDR_CTRLCFG_CTRLCFG_ECCEN == 1）

    檔案化 = file_fat_read （CONFIG_SPL_FPGA_FAT_NAME，Null，0）;

    如果 （檔案化 ！= -1） {

    memset（未指派的字元 *）（temp_sdram檔案化）

    &（CONFIG_SPL_SDRAM_ECC_PADDING - 1））

    0、CONFIG_SPL_SDRAM_ECC_PADDING）;

    }

    #endif

    相關產品

    本文章適用於 5 產品

    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Cyclone® V SX SoC FPGA
    Arria® V SX SoC FPGA
    Cyclone® V SE SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。