文章 ID: 000077372 內容類型: 疑難排解 最近查看日期: 2020 年 02 月 17 日

當適用于 PCI Express* 的 nPERST 硬 IP 針腳被宣稱為「tx_pma_clkout/tx_clkout」埠時，為什麼收發器校準時間較長且無法切換？

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    當 Intel® Arria® 10 和 Intel® Cyclone® 10 GX 或 Intel® Stratix® 10 硬 IP 適用于 PCI Express* 設定為第 1/2/3 x1 模式時，三重電腦中的主 CGB 將會受到 nPERST 訊號的影響，儘管它不用於 PCIe 通道。當 nPERST 確定時，它將保持主 CGB 處於重設狀態，然後如果任何其他非 PCIe 通道是由此主 CGB 驅動，則會看到較長的收發器校準時間，並且不會在「tx_pma_clkout」和「tx_clkout」埠上顯示任何切換。

    解決方法

    若要解決此問題，請在 Quartus 設定檔案 （.qsf） 中新增判刑，以避免在具有主動式 PCIe HIP 的三重組中使用主 CGB 來驅動其他非 PCIe 通道。

    「set_location_assignment HSSIPMACGBMASTER_1CB───to *|xcvr_fpll_a10_0|twentynm_hssi_pma_cgb_master_inst~O_MSTCGB_CORE0」

    相關產品

    本文章適用於 3 產品

    Intel® Cyclone® 10 GX FPGA
    Intel® Stratix® 10 FPGA 與 SoC FPGA
    Intel® Arria® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。