文章 ID: 000077424 內容類型: 疑難排解 最近查看日期: 2018 年 10 月 29 日

為什麼硬核處理器系統中的 HPS 開機源 Intel® Stratix® 10 FPGA IP 不會改變 HPS 尋找第二階段引導載入程式的位置？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    硬核處理器系統 Intel® Stratix® 10 FPGA IP 的「FPGA介面」選項卡上 HPS 啟動源部分中的 HPS SSBL 位置下拉清單是 18.1 版的新增內容。其目的是讓使用者選擇 HPS 第一級引導載入程式應從何處載入第二階段引導載入程式。但是，更改此下拉清單不會影響 HPS 行為，因為資訊僅從 Intel® Quartus®傳遞到安全裝置管理員固件。U-Boot 未觀察到該設置，因此似乎沒有任何效果。

    解決方法

    若要更改 HPS SSBL 位置，需要更改 U-Boot 原始程式碼。該設置在檔 arch/arm/mach-socfpga/spl_s10.c 中的函數 spl_boot_device（） 中配置。有關如何將 HPS SSBL 位置更改為 SDM QSPI 快閃記憶體的示例，請使用此處提供的說明： Stratix10SoCSingleQspiFlashBoot

    從 Intel® Quartus® Prime Pro/Standard Edition 軟體版本 20.1 及其版本 U-Boot-socfpga 開始，完全支援此功能。

    相關產品

    本文章適用於 2 產品

    Intel® Stratix® 10 SX SoC FPGA
    Intel® Stratix® 10 TX FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。