文章 ID: 000077425 內容類型: 疑難排解 最近查看日期: 2017 年 01 月 05 日

為什麼對 PIPE 通道極性倒置的 Stratix 10 Native PHY IP Core 無法立即生效？

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

當pipe_rx_polarity被宣稱為倒轉通道極性時，倒轉資料會出現在匯流排的rx_parallel_data上，最多需要 24 個 PCLK，而非第 1/2 代最多 20 個 PCLK。

相關產品

本文章適用於 1 產品

Intel® Stratix® 10 FPGA 與 SoC FPGA

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。