描述
由於 Intel® Quartus® Prime Pro Edition Software 版本 18.1 中的問題，在編譯設計時可能會發生錯誤的關鍵警告，包括兩個以相同 VCO 頻率 （在 100 MHz 內） 運作的 ATX PLL，即使遵循下列放置規則（在彈射清單之後發出關鍵警告）。
- 對於 7.2 GHz 和 11.4 GHz 之間的 ATX PLL VCO 頻率，當兩個 ATX PLL 以相同的 VCO 頻率 （在 100 MHz 內） 運作時，必須將 7 個 ATX PLL 分開 （跳過 6）。
- 對於 ATX PLL VCO 頻率在 11.4 GHz 和 14.4 GHz 之間，當兩個 ATX PLL 以相同的 VCO 頻率 （在 100 MHz 內） 運作，以及磁片磁碟機 GX 通道時，必須將兩個 ATX PLL 分開 （跳過 3）。
- 對於 11.4 GHz 與 14.4 GHz 之間的 ATX PLL VCO 頻率，當兩個 ATX PLL 以相同的 VCO 頻率 （在 100 MHz 內） 運作，以及磁片磁碟機 GT 通道時，則必須將兩個 ATX PLL 分開 （跳過 2）。
- 對於兩個為 PCIe*/PIPE Gen3 提供序列頻率的 ATX PLL，必須將兩個 ATX PLL 分開放置（跳過 3）。
關鍵警告（18234）：ATX PLL：xcvr_atx_pll_a10_0|a10_xcvr_atx_pll_inst|twentynm_atx_pll_inst 與：xcvr_atx_pll_a10_0|a10_xcvr_atx_pll_inst|twentynm_atx_pll_inst 是 ATX PLL。對於 11.4 GHz 和 14.4 GHz 之間的 ATX PLL VCO 頻率，當兩個 ATX PLL 以相同的 VCO 頻率（在 100 MHz 內）運作時，必須將 5 個 ATX PLL 分開。
解決方法
此問題已在 Prime Pro Edition 軟體 19.1 版本Intel® Quartus®修復。