描述
不建議在 PCIe® 硬 IP 核心和外部記憶體介面 IP 核心之間分享 refclk ，其中包括所有 UniPHY 和 ALTMEMPHY 型控制器。PCIe 介面和外部記憶體介面需要直接從不同專用頻率輸入針腳的 PLL refclk 。
為了讓記憶體控制器使用與 PCIe 硬 IP 核心相同的頻率，它需要將 PCIe 硬 IP 核心的訊號串聯 coreclkout 到記憶體 IP 核心的重新鍵入輸入。不建議這麼做，因為全球頻率路由資源造成的額外抖動會影響外部記憶體介面的效能。