描述
對於Stratix II 裝置，使用 LVDS 輸入或輸出的側 I/O 銀行 VCCIO（1、2、5、6）需要 2.5V。
上端 /底端銀行的頻率輸入針腳 （3、4、7、8） 使用 VCCINT，因此 VCCIO 可能不同，以支援這些銀行的其他 I/O 標準（Quartus® II 預設為 3.3V）。
銀行 9、10、11 和 12 上的 PLL 輸出針腳需要 3.3V VCCIO 才能驅動 LVDS 訊號。