文章 ID: 000077600 內容類型: 疑難排解 最近查看日期: 2013 年 01 月 03 日

為什麼我的Stratix V PCIe Gen 2 設計會間歇性地向下訓練到第 1 代的速度?

環境

  • Intel® Quartus® II 訂閱版
  • PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Quartus® II 軟體中的錯誤,您可能會遇到第 2 代至第 1 代的 V PCIe® Gen 2 Stratix®設計下行訓練。

    此問題僅影響 Stratix V 裝置,以及 Quartus II 軟體的版本,最高且包括版本 12.0 SP2。

    解決方法

    若要解決此問題,請升級至 Quartus II 軟體版本 12.0 SP2,然後從以下相關解決方案下載並安裝 Device Patch 2.dp5 或更新版本。

    如本裝置修補程式的 Readme 檔案中所述,您必須執行下列步驟才能成功套用此解決方案:

    1. 新增下列 QSF 設定:

    set_instance_assignment-名稱 XCVR_RX_SD_ON 1 至
    set_instance_assignment-名稱 XCVR_RX_SD_OFF 5 至
    set_instance_assignment-名稱 XCVR_RX_SD_THRESHOLD 4 至
    set_instance_assignment───名稱XCVR_RX_COMMON_MODE_VOLTAGE VTT_0P70V-

    2. PHY IP 重新配置控制器必須連接到 PCIe IP

    G1/G2:使用偏移取消開啟

    3. 再生 PCIe IP

    4. 重新相容設計

    此問題將在 Quartus II 軟體的未來版本中修復。

    相關解決方案:

    HTTP://www.altera.com/support/kdb/solutions/rd08232012_334.html

    相關產品

    本文章適用於 3 產品

    Stratix® V FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。